有脈波輸出不等於能直接接上計數器
開集極輸出通常以電晶體把訊號拉向參考地，截止時則不主動送出高電位。若接收端也沒有上拉，訊號就可能漂浮。先查感測器輸出電路，再查計數輸入是否已有上拉、其電壓及阻值，最後才決定是否外加電阻。不能看到三條線就認定是某一種介面，也不能把供電24 V直接當成訊號必須拉到24 V。
本篇用自訂的5 V脈波介面示範電阻與電纜電容的取捨。它不是Q06UDVCPU或任何高速計數模組的接線圖。QJ71C24N是串列通訊模組，不能因為能接RS485就把流量脈波直接接到它作高速計數；要另外選符合電壓與時序的計數輸入。實際料號尚未確定時，先完成介面規格表，不填入猜測端子。
| 端點 | 本例明示假設 | 實際需查資料 |
|---|---|---|
| 感測器 | 開集極下拉，可連續吸收至少5 mA | 輸出耐壓、低態電壓、漏電及頻率 |
| 計數輸入 | 高態門檻3.5 V，低態門檻1.0 V | 門檻、輸入電流及最小高低態寬度 |
| 上拉電源 | 5 V名義值 | 上下限與輸入最大允許電壓 |
| 線路 | 總電容2 nF | 電纜、端子、探棒及輸入電容 |
完成這張表後才談電阻值。若感測器不能承受上拉電壓、接收端不是5 V介面，或兩端參考點超出允許差值，就要先處理相容性。上拉電阻無法把不相容的電壓規格變成相容。
電阻太小先遇到低態電流限制
電晶體導通時，上拉電阻兩端約為VPU−VOL，因此吸收電流約I=(VPU−VOL)/R。以5 V、VOL=0.2 V計算，10 kΩ約0.48 mA，4.7 kΩ約1.02 mA，1 kΩ約4.8 mA。較小電阻能加快充電，卻增加低態電流與功耗；不能只看波形變漂亮就繼續減小。
若只用名義數字，1 kΩ看似低於5 mA，但電源若最高5.25 V、電阻負公差5%，且電晶體實際低態接近0 V，電流上限會到5.25/950≈5.53 mA，已超過本例5 mA設計限制。用這組最差條件反推，名義電阻至少5.25/(0.005×0.95)≈1105 Ω，仍須留工程餘裕；5 mA不是任意元件的通用規格。
| 項目 | 估算方法 | 要加進來的條件 |
|---|---|---|
| 最大吸收電流 | 最高上拉電壓÷最小電阻 | 接收端若向低態供電，還要加該電流 |
| 電阻功耗 | 低態時約(VPU−VOL)²/R | 最大占空比、故障持續低態及環境降額 |
| 高態電壓 | 近似VPU−漏電流×R | 電晶體截止漏電、輸入與端子漏電 |
| 最低電阻 | 由允許吸收電流反推 | 不能用絕對最大值當連續設計目標 |
例如4.7 kΩ在5 V、0.2 V低態時約耗4.9 mW，只是本例直流電阻功耗；它不代表整個介面沒有突波、耐壓或散熱問題。若高溫漏電20 µA，10 kΩ便可能損失0.2 V高態裕量，還要與最小電源和接收門檻一起核對。
電阻太大則讓上升邊緣變慢
把短線的總電容近似集中成C，電晶體關閉後，電壓從V0往VPU充電：V(t)=VPU−(VPU−V0)exp(−t/RC)。這是教學近似，不包括長線傳輸反射、輸入非線性、電晶體關斷延遲或漏電。由公式可知R與C增加一倍，跨越相同相對門檻的時間也約增加一倍。
若從0 V開始、VPU=5 V、高態門檻3.5 V，跨越門檻時間為−RC ln(1−3.5/5)≈1.204RC。總電容2 nF時，10 kΩ約24.1 µs，4.7 kΩ約11.3 µs，1.2 kΩ約2.89 µs。這是到達邏輯高態門檻的時間，不是10%至90%的上升時間；後者約2.197RC，兩者不能混為一個規格。
| 上拉電阻 | 到3.5 V估算 | 10%至90%上升時間 |
|---|---|---|
| 10 kΩ | 24.1 µs | 43.9 µs |
| 4.7 kΩ | 11.3 µs | 20.7 µs |
| 1.2 kΩ | 2.89 µs | 5.27 µs |
TI的上拉計算文件有不同百分比的上升時間定義。引用RC模型時，要保留自己的門檻與電容條件，不能把I²C匯流排的最大速率、容量上限或電阻表直接移植到工業脈波線。若實際長線已出現振鈴或地電位差，單一RC模型不足，應評估合適的差動傳輸或就近轉換。
把頻率與有效高低態時間一起驗算
假設流量感測器最高輸出20 kHz、占空比50%，每個週期50 µs，理想高低態各25 µs。接收器另假設要求高態至少10 µs。用10 kΩ時，到3.5 V已花24.1 µs，高態只剩約0.9 µs，因此不能通過；4.7 kΩ則剩約13.7 µs，名義條件可作候選，但尚未證明最差條件合格。
若感測器在最大頻率的高態占空比其實只有20%，高態只有10 µs，即使接收器標榜能計20 kHz，也可能完全沒有足夠的有效高態時間。還要核對下降時間、電晶體儲存時間、低態電壓、輸入濾波與計數邊緣。選上升緣或下降緣並不能免除另一個邏輯狀態必須成立的要求。
接收端內建10 kΩ、外加4.7 kΩ且同接5 V時，等效上拉約3.20 kΩ，電流與RC都要用並聯後數值重算。若兩個上拉接不同電源，不能只計並聯電阻，還可能產生電源間電流或反向供電。先盤點內建電路比盲目試電阻有效，也能避免測試條件與正式接線不同。
完成後應在接收端看到高低態電壓都有裕量、最短高低態寬度符合要求，而且已知數量的脈波能被完整計入。用可追溯脈波源送入一萬個脈波，記錄計數前後差值，並在最低與最高測試頻率、電源範圍及指定線長下核對。
失敗時先看哪個波形位置
先看接收端，不只看感測器接頭。來源端漂亮但接收端高態過慢，優先查線纜電容、上拉與接收負載；低態抬高則查吸收電流、回流壓降與參考地。若邊緣有多次跨門檻，查振鈴、屏蔽與佈線，不要直接用軟體刪除每第二個計數。多計與漏計的機制不同，必須保留原始波形。
量測工具也會改變電路。示波器探棒有電容，長接地尾線會引入額外振鈴；邏輯分析儀只有判定後的高低態，未必看得出類比裕量。使用合適額定與參考接法，接地式示波器不得跨接未知電位；需要差動或隔離量測時，使用符合設備條件的探棒。
問：開集極一定要加外部電阻嗎？若接收端已有合適上拉就不一定，先查電路。問：電阻越小越可靠嗎？會增加低態電流，必須同時滿足電流和時序。問：最大頻率符合就夠嗎？還要最小高低態寬度、門檻與濾波條件。問：萬用表量到2.5 V就代表5 V方波正常嗎？不代表，它可能只是平均值，不能證明邊緣與脈寬合格。
本文適用於低壓開集極或可近似相同行為的開漏脈波介面初步評估。不是24 V工業輸入、TTL、差動接收器或所有流量計的通用接線。正式文件應保存完整料號、上拉來源與公差、電纜長度及電容、最差波形、計數結果、溫度和電源條件。上述數字均為自訂計算。