隔離的是訊號 不是任意電壓
光耦把輸入側LED的光轉成輸出側電流，兩側沒有直接導電通路；這不代表任何高電壓都能接上，也不代表輸出側會自動得到標準邏輯電平。設計要分成四件事：輸入端限流與功耗、LED在全電壓範圍的電流、輸出端最壞CTR與負載、爬電距離與電氣間隙。沒有指定光耦型號時，以下只示範計算方法。
| 欄位 | 案例條件 | 用途 |
|---|---|---|
| 輸入範圍 | 18–30 VDC | 算LED電流上下界 |
| LED Vf | 1.0–1.4 V（假設範圍） | 不能只用典型值 |
| 目標IF | 5 mA（設計假設） | 在壽命與輸出裕度間取點 |
| 輸出負載 | 需要下拉0.8 mA（假設） | 檢查CTR是否能吸電流 |
先用4.7 kΩ±5%計算整個18–30 V範圍。最小電阻4.465 kΩ、最大電阻4.935 kΩ；在18 V且Vf=1.4 V時，IF最小=(18−1.4)/4935=3.36 mA；在30 V且Vf=1.0 V時，IF最大=(30−1.0)/4465=6.49 mA。最壞電阻功率取29 V與4.465 kΩ，P=29²/4465=0.188 W，仍要按環境溫度降額，不能直接選0.25 W就結案。
輸入保護還要問訊號來源能否承受浪湧、反接與長線感應。若訊號來自24 V控制器，先查其最大輸出電壓和允許負載；若來自外部設備，不能用「24 V標稱」取代完整範圍。串聯電阻只能限正常電流，不能自動承擔所有過壓與脈衝。
用最壞CTR留出輸出裕度
CTR是輸出集電極電流與輸入LED電流的比值。Vishay資料表指南提醒，CTR會以測試條件給出最小、典型或最大範圍，條件包括IF、VCE與溫度；典型值不能當作量產保證。設計應使用資料表在預期溫度、老化與IF下的最小CTR，還要核對輸出晶體管的VCE、IC與功耗。表中IF=5 mA、CTRmin=50%只是跨範圍案例條件；實際18 V低端只有3.36 mA，不能直接套用5 mA的CTR結果。資料表若在VCE=5 V測CTR，也不能直接保證輸出晶體管已進入指定負載下的VCE(sat)或VOL。
| 條件 | 教學計算 | 判讀 |
|---|---|---|
| IF=5 mA，假設CTRmin=50% | IC估算2.5 mA | 僅為指定VCE下工作點 |
| IF=3.36 mA，另假設此點CTRmin=50% | IC估算1.68 mA | 需由資料表確認此低電流點 |
| 下拉需求0.8 mA | 1.68/0.8=2.1倍 | 仍要核對低態電壓與溫度老化 |
| 低電流點若CTRmin僅20% | 3.36×0.2=0.672 mA | 低於0.8 mA，不可採用 |
若輸出使用上拉電阻，需由VCC、邏輯低門檻、上拉電流和光耦VCE(sat)一起算。上拉太重（阻值太小）會要求更大的IC，光耦可能拉不低而使輸出偏高；阻值太大則邊沿受寄生電容與輸入漏電影響。若輸出接PLC數位輸入，還要查該輸入的ON電流、OFF電壓、極性與共地要求；隔離側能否浮接取決於模組設計，不能由光耦符號推定。
CTR隨LED老化、溫度和工作點改變，所以要定義正常與邊界結果：本例低態有效的接收邏輯中，正常時輸出低於指定低態門檻且脈波可被辨識；異常時若IF不足、CTR下降或輸出上拉過重，會出現偶發不ON、溫度升高後失效或關斷不乾淨。排查先量LED兩端電壓與電阻電流，再量輸出集電極電壓，最後才懷疑PLC程式。
假設輸出側5 V、上拉5.6 kΩ、目標低態不高於0.4 V，所需吸收電流約(5−0.4)/5600=0.821 mA，還要加接收端輸入電流。原先0.8 mA只是近似需求，正式設計應使用電源上限與電阻下限重算。若資料表只給CTR典型曲線，不能把曲線乘上自訂降額就稱為保證值；需採可驗證的器件規格與壽命條件。
輸入電阻與脈波速度要一起算
輸入電阻不是只有功率問題。降低LED電流可能改變光耦傳播延遲，輸出飽和也可能延長關斷儲存時間。線纜電容與串聯電阻的影響取決於它們實際接在哪個節點，不能一概用兩者相乘當光耦反應時間。若用在高速計數，要查指定IF、輸出負載和VCE條件下的延遲與脈寬失真；靜態CTR足夠不代表頻寬足夠。
| 症狀 | 可驗證假設 | 量測與處理 |
|---|---|---|
| 24 V正常但18 V不ON | 低電壓時IF低於設計門檻 | 量輸入電流；重算R與最小IF |
| 冷機正常、熱機失效 | CTR溫度降額或LED老化 | 在溫度範圍用CTRmin重算，查輸出裕度 |
| LED亮但輸出拉不低 | 上拉阻值太小、下拉能力不足 | 量負載電流與VCE，核對CTR和飽和條件 |
| 短脈波漏讀 | R太大或光耦速度不符 | 用已知脈寬測輸入/輸出邊沿，改用適配型號 |
電阻串聯數量也有安全與可靠度考量。若單顆電阻的工作電壓或脈衝能力不足，可以按資料表分配多顆；這不是把阻值拆開就自動符合絕緣要求。輸入端保險、反接保護與瞬態抑制要依來源設備和安全標準設計，避免把光耦當成過壓保護器。
先依上述公式計算，再核對元件的工作範圍。正式驗證需用實際輸入範圍、溫度、脈波寬度和輸出負載，記錄IF、VCE與邏輯判定邊界。
爬電 間隙與型號限制
隔離安全不能只看光耦標示的耐壓。爬電距離沿絕緣表面量，電氣間隙穿過空氣量；Vishay絕緣文件提醒，兩者要依工作電壓、污染程度、材料組別與適用標準核對。還要區分短時間耐壓、額定工作電壓與系統過電壓類別。PCB銅箔、開槽、連接器與外殼距離可能成為真正的最短路徑。
| 檢查項 | 正常判據 | 失敗時先查 |
|---|---|---|
| 輸入端 | LED電流在資料表連續額定內 | R值、電源最高值、脈衝電壓 |
| 輸出端 | IC與VCE不超過最大值，負載低於ICmin能力 | CTR最小值、上拉電阻、溫度 |
| 隔離 | 爬電/間隙符合系統標準與污染條件 | PCB佈局、連接器、槽孔與外殼 |
| 訊號品質 | 所需脈寬在型號延遲範圍內 | LED驅動阻抗、輸出儲存時間 |
型號替換要逐欄重審：封裝腳位、LED極性、CTR分級、最大IF、VCE、隔離額定、爬電距離和速度。即使兩顆光耦外觀相同，也可能一顆是高速邏輯輸出、另一顆是晶體管輸出；接線與門檻不能照抄。
若隔離兩側分別由不同電源供應，還要檢查故障時的電位差與回流路徑；「沒有共地」不代表連接器屏蔽、示波器地夾或機架接地不會形成旁路。設計文件應畫出正常與單一故障下的電流路徑，並把測試接線列入安全審查。
故障排查應保留兩側電源和隔離邊界：輸入側量LED電流，輸出側以隔離示波器或安全量測方法量VCE，不能為了方便把兩側地線短接。隔離的價值在於阻斷地電位差與故障能量，測試方法本身若破壞隔離，結果就失去意義。
FAQ與來源
FAQ1：24 V訊號可直接接光耦LED嗎？答：不行，必須依最大輸入電壓、LED Vf與目標IF計算限流，並核對脈衝、反接與電阻功率。
FAQ2：CTR典型值足夠就能量產嗎？答：不能。應以指定IF、VCE、溫度下的CTR最小值，加上老化與負載裕度設計。
FAQ3：光耦耐壓等於PCB可承受的隔離電壓嗎？答：不等於。元件耐壓、額定工作電壓、爬電距離、電氣間隙與整機標準必須分別核對。
FAQ4：輸出側能否直接接任何PLC輸入？答：不能。要查PLC輸入ON電流、OFF門檻、極性、共地和更新速度，光耦輸出並非通用輸入模組。
參考：Vishay optocoupler datasheet guide
參考：Vishay safety and insulation guide